2018年3月10日土曜日

30-40-80m Inverted Uの40mのバンド幅

10D2Wでトラップ用のCを作って頂いて、同軸Cが放電して使えなくなることは無くなったようですが、40mの使用できる帯域(SWR < 1:3.0)が70Khz位しかなく、何とかできないのだろうか?と色々思案していました。 また、同軸Cは放電するはずはないのに?とこちらも疑問。 で、トラップのQが高すぎるのでは?と当然思うわけですが、Qを下げるのには? 抵抗入れる? LC比を変える? と考えているうちに、LC比を変えたシミュレーションをしてみることにしました。
EZNECで左の様なデザインで7Mhz用のトラップだけ、共振周波数を6.5Mhzに固定して、いくつかのLC比率でバンド幅だけを比べてみました(その都度中心周波数が動きますが、ここでは無視)。
Cを150pfから、10pfまで動かして、LC比率を変えてみると
左のように、どうもLを大きくしてゆくと7Mhzのバンド幅が広がってゆくようです。現在130pF程度で70Khz幅ですので、凡その整合性はありそうです。 

10pf, 60μH
 これでゆけば、50pF/12μHの組み合わせで概ね7Mhzをカバーできそうです。 また、12μHであれば、作り直さなければなりませんが、今のコイルの仕様で13回巻き位で済みそうですので、実現可能かと思います。 また、アルミ線注文して、来週実験してみることにします。

25pf,24μH
25pf, 24μH
左は、夫々の7Mhz付近のSWRのシミュレーション。エレメント長を変えていないので、Cの容量を増やすと、7Mhz付近の共振周波数が下がってゆきます。 
50pf, 12μH
50pf 12μH

また、右は3Mhz-11Mhzの夫々のSWR値。Lが増えると3.5Mhz帯の共振周波数が下がってゆきます。 全体が大幅に狂わない事の確認のために、
100pf 6μH
100pf, 6μH
都度確認しました。





150pf 4μH

15opf, 4μH
















0 件のコメント:

PCをWindows11にアップグレード(ハードもRyzen9 9900x+4070TiSに)

remBG(背景を消すPysonのユーティリティ)を弄っていたら、記事に書かれているのと比べてやたらスピードが遅いので、購入履歴を調べてみると、3~4年経ってしまっている。  ここは、奮起して、Ryzen9 9900x+Asus Prime X870-P WIFI-CSM +As...