2019年3月14日木曜日

トラップのCを固定Cに替えてみる(失敗)

30-40-80 Inverted UのBalanをCurrent balunにしてから、また少し状況が変わってきて、40mのトラップの同軸Cの先端から放電したりして不安定なので、固定のCに替えられないかTryしてみた。
  1. 100pF 6KVのセラミックコンデンサ(村田製)4つをシリーズにして25pFのコンデンサを作る試みー>実際には100pFを切っている物が多く、23pF位にしかならない。->今のLでは使えない。 =>バツ    (使用したコンデンサは電流容量が小さいのか、GDMで測った時のディップが小さいー>Qが低い!)
  2. 120pF 2KVのセラミックコンデンサ4つをシリーズにして30pFを作ると、27.?pF程度となり、現用中のLで調整が可能ー>GDMで6910KHz位に共振するようにLを切って調整ー>ここまではうまくいったので実装ー>数百W入れた所で故障! コンデンサの一つが焼けてショート状態 =>防水の為ブチルテープを巻いてあり一瞥で問題を把握できない=これでは使用できず、この方法は問題あり(将来も使用は困難)
トラップの両端に発生する電圧の計算方法がわからないので、10KV程度を目安にしているが、固定コンデンサの直列は電圧分布が均等にはならないので、うまくゆかない(2で起こった問題)、と思われる。

結局、縮めたコイルで共振周波数を合わせるために、
10D2Vを27.5cmとしてCを作り(27.5pF、従ってLは19.5μH~20μH)6910KHzに調整、元に戻す。 



この為、80mのエレメントを35cm伸ばして80mの共振周波数を調整(もう少し伸ばす必要がありそうですが、FT8が多いので良しとする)





 同軸の規格を見てみると、どれも、5KV~10KVの耐電圧があり、 どうも問題点は別のところにありそう。
確かに、芯線の先端と外皮シールドとの間で放電の後が見られるが、芯線と外皮の間でPEが絶縁破壊していることはない。 
従って、芯線の末端処理がうまくできれば、もっと細い同軸でも問題無い様に思われる。


何か、納得出来る、末端処理の方法はないだろうか?

0 件のコメント:

PCをWindows11にアップグレード(ハードもRyzen9 9900x+4070TiSに)

remBG(背景を消すPysonのユーティリティ)を弄っていたら、記事に書かれているのと比べてやたらスピードが遅いので、購入履歴を調べてみると、3~4年経ってしまっている。  ここは、奮起して、Ryzen9 9900x+Asus Prime X870-P WIFI-CSM +As...